RSS Feed
Twitter
Facebook
21.03
Unknown
RANGKAIAN LOGIKA
GAMBAR RANGKAIAN LOGIKA
Rangkaian logika dibagi menjadi 2 bagian, antara
lain :
A. Rangkaian
logika sekuensial
B. Rangkaian
logika kombinasional
A.Rangkaian Sekuensial
adalah
rangkaian logika yang kondisi keluarannya dipengaruhi oleh masukan dan keadaan
keluaran sebelumnya atau dapat dikatakan rangkaian yang bekerja berdasarkan
urutan waktu. Ciri rangkaian logika sekuensial yang utama adalah adanya jalur
umpan balik (feedback) di dalam rangkaiannya.
1. FLIP -FLOP Adalah suatu rangkaian yang dapat
menyimpan state biner (sepanjang masih terdapat power pada rangkaian) sampai
terjadi perubahan pada sinyal inputnya.
RANGKAIAN DASAR FLIP -FLOP Flip-flop dapat dibuat dari dua buah gerbang NAND atau NOR berikut ini:
RANGKAIAN DASAR FLIP -FLOP Flip-flop dapat dibuat dari dua buah gerbang NAND atau NOR berikut ini:
RS FLIP-FLOP DENGAN
CLOCK
Dengan menambah beberapa
gerbang pada bagian input rangkaian
dasar, flip-flop tersebut hanya dapat
merespon input selama terdapat clock pulsa. Output
dari flip-flop tidak akan berubah selama clock pulsanya 0
meskipun terjadi perubahan pada inputnya. Output
flip-flop hanya akan be rubah
sesuai dengan perubahan inputnya
jika clock pulsa bernilai 1.
D FLIP -FLOP
D flip-flop merupakan
modifikasi dari RS flip-flop memakai clock. Input
D disalurkan secara langsung ke S.
. T FLIP -FLOP
Adalah versi JK
flip -flop dengan single input. T flip-flop
mempunyai kemampuan yaitu membuat toggle seperti pada tabel dibawah
ini..
. TABEL EKSITASI
FLIP-FLOP
Dibawah ini adalah
karakteristik tabel dari berbagai type
flip-flop. Nilai X menandakan bahwa nilainya dapat diisi
kedua-duanya yaitu 0 dan 1.
B.Rangkaian logika kombinasional
Rangkaian Kombinasional
Rangkaian kombinasional terdiri dari
gerbang logika yang memiliki output yang selalu tergantung pada kombinasi input
yang ada. Rangkaian kombinasional melakukan operasi yang dapat ditentukan
secara logika dengan memakai sebuah fungsi boolean.
Ada beberapa Rangkaian logika
kombinasional yang akan dibahas adalah Enkoder, Dekoder, Multiplexer, dan
Demultiplexer.
1. Enkoder
Enkoder adalah rangkaian logika
kombinasional yang berfungsi untuk mengubah atau mengkodekan suatu sinyal
masukan diskrit menjadi keluaran kode biner.
Enkoder disusun dari gerbanggerbang
logika yang menghasilkan keluaran biner sebagai hasil tanggapan adanya dua atau
lebih variabel masukan. Hasil keluarannya dinyatakan dengan aljabar boole,
tergantung dari kombinasi – kombinasi gerbang yang digunakan.
Sebuah Enkoder harus memenuhi syarat
perancangan m < 2 n . Variabel m adalah kombinasi masukan dan n adalah
jumlah bit keluaran sebuah enkoder. Satu kombinasi masukan hanya dapat mewakili
satu kombinasi keluaran.
Encoder adalah rangkaian kombinasi
yang merupakan kebalikan dari Decoder yaitu manghasilkan output kode biner yang
berkorespondensi dengan nilai input. Encoder memiliki 2^n input dan n output.
Tabel kebenaran Encoder 4 to 2
2. Dekoder
Rangkaian Dekoder mempunyai sifat
yang berkebalikan dengan Enkoder yaitu merubah kode biner menjadi sinyal
diskrit. Sebuah dekoder harus memenuhi syarat perancangan m < 2 n . Variabel
m adalah kombinasi keluaran dan n adalah jumlah bit masukan. Satu kombinasi
masukan hanya dapat mewakili satu kombinasi keluaran.
Decoder adalah rangkaian kombinasi
yang akan memilih salah satu keluaran sesuai dengan konfigurasi input. Decoder
memiliki n input dan 2^n output.
Blok Diagram Decoder.
decoder 2to4
Tabel
Kebenaran
RANGKAIAN
LOGIKA
Untuk merancang rangkaian
kombinasional dapat digunakan Decoder dan eksternal OR gate (rangkaian
kombinasi n – input dan m– output dapat diimplementasikan dengan n to 2^n
line decoder dan m – OR gate).
Contoh.
Implementasikan suatu Full Adder
dengan memakai Decoder dan 2 gerbang OR
Jawab :
Sum = A + B + Cin = ? 1,2,4,7
Carry out = (A + B) Cin + AB =
? 3,5,6,7
Gambar
Rangkaian Logika 3 t0 8
3. Rangkaian
logika kombinasional Multiplexer
Rangkaian logika kombinasional
Multiplexer atau disingkat MUX adalah alat atau komponen elektronika yang bisa
memilih input (masukan) yang akan diteruskan ke bagian output (keluaran).
Pemilihan input mana yang dipilih akan ditentukan oleh signal yang ada di
bagian kontrol (kendali) Select.
Blok Diagram Logika Mux
PROSEDUR PERANCANGAN RANGKAIAN
KOMBINASIONAL DENGAN MUX
1. Buat tabel kebenaran sesuai
dengan kondisi input dan output serta nomor Mintermnya.
2. Salah satu variabel input
digunakan sebagai Data dan sisanya dari variabel input sebagai
address/selector.
3. Buat tabel Implementasi dan
lingkari nomor Mintermnya yang sesuai dengan outputnya.
4. Jika 2 Mintermnya dalam
satu kolom dilingkari, maka input Mux adalah 1 dan sebaliknya input Mux adalah
berlogika 0
5. Jika nomor Mintermnya hanya
dilingkari pada salah satu baris dalam kolom yang sama, maka input Mux akan
berlogika sesuai dengan baris persamaan pada variabel yang diberikan.
Contoh !
Implementasikan F(ABC) = ?1,3,5,6
dengan Mux (4x 1).
Jawab:
Tabel Kebenaran
Catatan.
Input Variabel A diambil sebagai
data sedangkan B dan C sebagai address.
Tabel Implementasi
GAMBAR RANGKAIAN LOGIKA
Rangkaian Logika kombinasional
Demultiplekser
Rangkaian logika kombinasional
Demultiplekser adalah Komponen yang berfungsi kebalikan dari MUX. Pada DEMUX,
jumlah masukannya hanya satu, tetapi bagian keluarannya banyak. Signal pada
bagian input ini akan disalurkan ke bagian output (channel) yang mana
tergantung dari kendali pada bagian SELECTnya.
Blok Diagram Logika DEMUX
Sumber:
